- 相關推薦
為微處理器核心供電
隨著處理器核心電壓與ASIC 核心電壓輪番持續下降，只有徹底理解了需求和可選方案，才能選出能提供這些所需低電壓的最佳設計。一般來說，在可能的情況下，我們大多數人都更愿意用線性穩壓器，而不是開關穩壓器。因為線性穩壓器，或 LDO（low dropout，低壓降）穩壓器，一般實現起來比較簡單，成本低，體積小。但是，線性穩壓器從 VIN 到 VOUT 電壓降產生的功率損失會降低電源效率，并且發熱高，所以，線性穩壓器經常被排除在可選范圍之外。而且，當 VOUT伴隨著微處理器核心電壓進一步下降，線性穩壓器可能會更難于符合要求。然而，立即拋棄 LDO 穩壓器也不明智的，畢竟它還有許多優點。在對線性穩壓器作了評估后，我們還需要遍歷所有的開關穩壓器可選方案。是應該采用同步方式還是異步方式；用電流模式還是電壓模式；脈沖寬度、脈沖頻率還是磁滯開關？還需要其它特性嗎？如果可選的線性穩壓器和開關穩壓器實在太多，要找到一個最適合自己產品的方案，就應該把應用需求列出一個詳細清單，然后同各種可供選擇的方案進行比較。應該記住：選擇正確設計的過程包括三個步驟，第一步就是建立有關需求、約束以及所期望特性的完整清單，從而全面理解自己的需要并使其文檔化。
這個清單開始于一些基本要素：如輸入電壓、輸出電壓以及負載電流。然后盡可能多地添加其它信息。清單中包含的需求、約束和期望特性越多，就更容易縮小可選方案的范圍。這一清單可以提示出什么是重要的，并幫助理解及證明自己的最終決定。清單的其它項可能包括：成本、尺寸、電壓降（壓差VIN-VOUT 的最低值）、最小/最大輸入電壓、最小/最大可接受負載電壓、容錯/精度、負載瞬態電流、線路調整率、靜態電流、電池類型及壽命、開/關腳、封裝/布局/定位的限制、順序、軟起動、環境溫度、期望和禁止的開關頻率、對部件來源/類型的限制等等。除此以外，是否還有其它因素會影響到最終決策呢？
經過對需求與約束的充分考察并使之文檔化后，第二個步驟是研究選擇線性穩壓器的可行性。這一步很有必要，這樣可以在研究線性穩壓器優劣的同時，快速地縮小可選范圍。最重要的一些計算都很簡單，通過這些計算可以確定功率損耗、效率以及需要的散熱方式：首先，用 IOUT 與 壓差VIN-VOUT的乘積計算出功率損耗，然后與 IC 內部電路的功耗相加：PLOSS=[(VIN-VOUT)×IOUT]+PIC，其中，PIC=VIN×IGND（IGND 亦為 ISUPPLY 或 IQ）。
確認采用了最大的 VIN 和最小的 VOUT 來計算最差情況的數值。電源通常指定了最大 VIN，而最小 VOUT 的準確值可以通過數據表得到。接下來計算給負載提供的功率，方法是用輸出電壓乘以負載電流：POUT=VOUT×IOUT。最后，計算效率：用加到負載上的輸出功率除以系統總功率：效率 = POUT/(POUT+PLOSS)。于是就得到了一些關鍵數據，可以用來篩選線性穩壓器。
圖1，線性穩壓器壓差VIN-VOUT(VDIFF)范圍內，功率損失與IOUT關系。
功率損耗有兩個后果：發熱和低效率。使用線性穩壓器的關鍵在于是否可以發散和耐受產生的熱量，以及避免由此所致電池壽命的縮減。另一個關鍵問題是，是否能通過提高 LDO 穩壓器的性能來維持它的候選資格。圖1 顯示了在某個VIN-VOUT 差(VDIFF)范圍內，功率損耗與IOUT的關系。圖 2 顯示了幾種常見封裝的功率耗散能力。如圖 2 所示，業界標準封裝技術可以在不加散熱片情況下提供超過 2W 的功耗�？蓪⒋藬抵蹬c上面計算的 PLOSS 相比較。圖 3 按圖 2 所示順序和相對大小列出了各種封裝形式。
圖2，在無散熱片情況下，工業標準封裝技術可以提供高于 2.0W 的功率耗散。
圖3，按圖2 順序列出的封裝以及相對尺寸。
已知負載電流和壓差VIN-VOUT確定功率損耗，那么如何提高 LDO 穩壓器的性能，使之適應標準封裝的限制？盡管負載決定了輸出電流和電壓，但仍可以減小輸入電壓和 VDIFF。如果能降低這個電壓差，就可以減小功耗和封裝的約束，也就可以有更多可供選擇的 LDO 穩壓器方案。
圖4，FET 正在代替雙極晶極管用于傳輸晶體管，因為 FET 的低導通電阻可以提供比雙極晶體管固定飽和電壓更低的壓降。
新型 LDO 穩壓器滿足了這一要求，它具有比以往產品更低的電壓降(VDIFF)，以及降低最小輸入電壓和輸出電壓等級的方法。需要用場效應管(FET)代替雙極晶體管來擔當傳輸晶體管角色，因為 FET 的導通電阻電壓降低于雙極晶體管的固定飽和電壓（圖 4）。但很遺憾，大多數的 LDO 穩壓器仍然要求最低輸入電壓要高于控制電路的工作電壓。市場上也出現了一些改進后的 LDO 穩壓器：它們有一個 VIN 和一個 VBIAS 輸入，即將主電流通路與 IC 的偏置通路分隔開。換句話說，該器件的控制電路運行在較高的標準電壓下(5V)，有極小的電流(3mA)，而通向輸出端的大電流通路則來自一個獨立的低電壓輸入(VIN)。這種設置降低了壓差VIN-VOUT以及功率損耗。美國國家半導體的 LP3883 就是使用 VBIAS 端的一個電路實例，它在 3A 輸出電流時壓降為 210 mV。可以從一個 1.5V 電源（另一個核心電壓）為 1.2V 負載(3.6W)提供 3A 電流，而功率損失僅為 900 mW。再加上控制電路消耗的 3mA 電流（控制電路電壓為 5V），總的功率損耗只有 915 mW，因此可以采用很多封裝形式。使用這些新型 LDO 穩壓器，最佳策略就成了找到并利用電路板上的最低電壓。標準封裝的線性穩壓器一般都比開關穩壓器更便宜、更小，使用也更方便。
可以用以下公式確定應用的功耗對散熱方式的要求：θJA=(TJ-TA)/PLOSS，其中θJA 為封裝的熱阻；TJ為 IC 的最大結溫（一般為 125°C），TA 為緊貼 IC的環境溫度（系統的內部環境）。在本例中，TA為 30℃（大致的室內溫度），TJ 為 125℃。計算出方案所需θJA后，將其與LDO 數據表中的封裝進行比較，選定一種封裝形式。數據表中封裝的θJA必須等于或小于計算出的θJA值，否則結溫可能會超出設定的最大值。
現在，我們已經計算了某個線性穩壓方案的功率損失，并且確定了用于散熱的封裝形式。下面要考慮一下功耗和效率對電池壽命的影響。電池壽命一般用毫安小時（mAh）來表示�？梢源致缘卣J為一節 100 mAh 的電池可以提供 10 個小時的 10 mA 電流，或提供一個小時的 100 mA 電流。（當然許多因素可以影響或降低這一數值。）
如果 IC 核心需要 100 mA 電流，則無論輸入電壓或輸出電壓如何，線性穩壓器都必須通過它的傳輸晶體管供給 100 mA電流。但是，開關穩壓器可以通過控制傳輸晶體管的導通時間（占空比）來減少對輸入端平均輸入電流的需求。在大多數情況下，開關穩壓器效率都高于 LDO，因為它的輸入電流是可以減小的，所以對那些需要高效率并對熱量敏感的應用來說，開關穩壓器方案更具吸引力。
關于線性穩壓器有一個最后要注意的問題：如果核心電壓是 1.2V，應確定它是否能承受更高的電壓。市面上大多數的線性穩壓器都使用標準的帶隙基準源，它的最低輸出電壓極限是大約 1.25V。如果核心可以承受稍高的電壓，可以選擇的器件范圍就寬多了，通常成本會更低。
現在，已經清楚了線性穩壓方案的參數，如效率、功耗、壓降以及封裝。第三步查看一下開關穩壓器。前面提到過的新型 LDO 穩壓器電壓降已經大幅減小，某些情況下已接近了開關穩壓器的效率，拓寬了它們的應用范圍。然而，開關穩壓器總體上效率仍然更高，也有許多種類可供選擇。
圖5，計算出的效率曲線，1.2V 輸出電壓，50 mA 至 5A 電流范圍，分別對應于一個同步開關穩壓器、一個異步開關穩壓器和一個線性穩壓器時。
先來比較一下開關穩壓器的與線性穩壓器的效率。圖 5 顯示了計算出的效率曲線，它們分別是一個同步開關穩壓器、一個異步開關穩壓器和一個線性穩壓器，條件均為 1.2V 輸出電壓，輸出電流范圍為 50 mA 至 5A。當輸入電壓從 3.3V 降至 2.5V 和 1.5V 時，異步開關穩壓器和線性穩壓器的效率均有較大提高。對線性穩壓器，效率大致為 VOUT/VIN，所以當輸入電壓降為 1.5V 時，效率大約提高 35% 至 80%，接近開關穩壓器的效率。異步開關穩壓器的效率增加約 10%，因為當輸入電壓下降時，占空比增加，傳輸晶體管導通的時間多于二極管，這就需要更高的固定電壓降（本例為 0.5V）。應記住這些效率只是理論值。在實際應用中，由于開關穩壓器有傳輸晶體管和電感的壓降，從 1.5V 可能得不到 1.2V 電壓，此時 LDO 穩壓器就更具吸引力了。
現在，注意一下低輸出電壓條件下開關穩壓器的效率，以及兩種主要開關穩壓器（同步和異步）之間的比較評定。開關穩壓器效率較高是因為它們降低了對電源電流的需求。對線性穩壓器，傳輸晶體管總是導通的，多余的能量(VDIFF×IOUT)都以熱能形式散發出去。但是，開關穩壓器可以把這個多余的能量儲存在輸出端的電感和電容中。負載可以從這里汲取能量，直至下一個開關周期刷新它們。由于開關穩壓器是儲存能量而不是浪費掉它們，因此降低了平均輸入電流，提高了效率。
圖6，異步穩壓器使用一個三極管和一個二極管完成能量傳送周期。同步穩壓器則使用兩個三極管。
異步穩壓器使用一個三極管和一個二極管來完成能量傳輸過程（圖 6）。在周期的第一部分，三極管將能量從源頭送給負載和 LC 濾波器。當三極管截止時，正向偏置的二極管使 LC 中儲存的能量流向負載，完成周期的剩余部分。由于二極管導通需要較高的正偏電壓，所以最好是盡量使傳輸晶體管導通時間加長，以提高效率。但不幸的是，低輸出電壓經常會產生短的占空周期。
同步穩壓器用另一個三極管替代了異步穩壓器中的二極管。這支三極管的電壓降低于二極管，于是效率高于異步開關穩壓器。但輕載時則是一個例外，因為此時低導通電阻對系統效率提升作用不大，但仍要開關同步 FET 管。圖 5 顯示了這一效應。當 IOUT 接近 0A 時，同步 FET 的開關損耗明顯降低了效率。
一般而言，在需要低占空因數、大輸出電流或低輸出電壓的情況下（如為處理器核心供電的情況），同步穩壓器的效率仍然高于異步穩壓器。
許多開關穩壓器有在輕載時提高同步穩壓效率的功能。有些可以跳過脈沖或降低開關頻率，使開關動作不那么頻繁。另一種方法是關掉同步 FET 驅動，使用一個異步二極管與同步 FET 并聯組成通路。這種方法在輕載工作時取異步運行效率，而在正常工作狀態用同步運行效率。當然，每增加一個特性都會增加復雜性、成本或電路體積。因此，必須將這些可選方案與需求和約束進行比較來作出決定。
哪個是設計中最重要的因素？效率、成本還是體積？糟糕的是，對開關穩壓器來說，這三大因素的計算要比線性穩壓器復雜得多。比較好的著手解決的方法是采用一般的效率曲線圖（如圖 5 所示）來確定哪種方案最適合對效率的要求。搞清楚成本和體積的限制是很關鍵的。高的開關頻率使得電路可以采用更小的電感和電容，從而能夠降低整體體積和方案成本。但開關頻率的升高可能會降低設計的總體效率。
由于可選方案眾多，因此應該從多個線性和開關穩壓電源供應商那里獲得幫助。有了需求清單，就可以對一系列可行方案進行快速鑒別，還可以對沒有公開發表的新器件進行研究。一旦可選范圍縮小后，就可以計算各方案的效率、成本和體積，并且再次利用供應商的支持與工具，比較各種可能方案的特性。還應記住，盡管新型開關穩壓器可能包括亞帶隙基準源，但大多數仍然繼續沿用標準的帶隙基準源，因此多數開關穩壓器的最小輸出電壓仍被限制為 1.25V。
這里要特別提一下開關電容變換器。開關電容變換器可以提供比線性穩壓器更高的效率，無需使用電感。但是，它們的電流限制約為 300 mA。開關電容設計在電池供電的應用中很有吸引力，此時電感尺寸和 EMI 問題都是重要的限制因素。但是，采用新型開關技術與電感技術的開關穩壓器已經在許多應用中獲得了相當的關注，而這些應用以前都是用開關電容變換器。
為低電壓微處理器核心供電有多種可選方案。在三個步驟的選擇過程中，第一步是建立一個需求與約束的完整清單；第二步是考慮新型 LDO 穩壓器和標準的封裝技術，分析是否可能采用線性穩壓器方案；第三步是仔細審查開關穩壓器，以及對同步、異步和線性方案的效率作出比較評定。有了需求表和收集到的信息，再尋求供應商的幫助來縮小可選范圍，并計算各個方案的效率、成本和體積。
【為微處理器核心供電】相關文章：
課堂要以學生的發展為核心08-16
復習應以提高素質為核心08-17
Motorola微處理器的bootloader分析與應用08-06
《以探究為核心科學活動體系》學習心得08-22
以崗位能力為核心的高職課程標準的研究08-16
帶微處理器的智能混濁度傳感器08-06